¿ù°£ Semiconductor Network...


 

 PLD¸¦ ÀÌ¿ëÇÑ DSP ±â´É Çâ»ó

 

Ãâó: ¿ù°£ Semiconductor Network / 1999³â 6¿ùÈ£ / p.82~p.89

Author: ¹ÚÇØ°­ (XILINX Korea ±â¼úºÎÀå)

 

PLD´Â DSP (Digital Signal Processing / µðÁöÅÐ ½ÅÈ£ ó¸®)ÀÇ ¿¬»ê ±â´ÉÀ» À§ÇÑ ´ë¾ÈÀ» Á¦°øÇÏ¿© º¸´Ù Àú·ÅÇÑ ½Ã½ºÅÛ ºñ¿ëÀ¸·Î ´õ¿í Çâ»óµÈ DSP ½Ã½ºÅÛ ¼º´ÉÀ» ¾òÀ» ¼ö ÀÖµµ·Ï ÇÑ´Ù. ¶ÇÇÑ, PLD´Â ¹ü¿ë DSPÀÇ À¯¿¬¼º°ú ASICÀÇ ¼Óµµ/ÁýÀûµµ/Àú·ÅÇÑ °¡°ÝÀ» °âºñÇÏ°í ÀÖ´Ù. ¾î¶² ¾ÖÇø®ÄÉÀ̼ǿ¡¼­´Â PLD°¡ DSP ÇÁ·Î¼¼¼­¸¦ ¿ÏÀüÈ÷ ´ëüÇÏ°í ÀÖÀ¸¸ç, ¶Ç ¾î¶² ¾ÖÇø®ÄÉÀ̼ǿ¡¼­´Â PLD°¡ DSP ÇÁ·Î¼¼¼­¿Í ÇÔ²² »ç¿ëµÅ ¿¬»ê ±â´ÉÀ» ´ã´çÇϹǷνá DSP ÇÁ·Î¼¼¼­°¡ ´Ù¸¥ ±â´ÉÀ» ÇÒ ¼ö ÀÖµµ·Ï ÇÑ´Ù.

DSP´Â ÀüÀÚ »ê¾÷¿¡¼­ °¡Àå ºü¸¥ ¼Óµµ·Î ¼ºÀåÇÏ°í ÀÖ´Â ºÐ¾ß °¡¿îµ¥ ÇϳªÀ̸ç, ´ÙÀ½°ú °°Àº ´Ù¾çÇÑ ¾ÖÇø®ÄÉÀ̼ǿ¡¼­ »ç¿ëµÇ°í ÀÖ´Ù.

  • Åë½Å
  • µ¥ÀÌÅÍ Åë½Å
  • ¹«¼± Åë½Å
  • À̹ÌÁö Çâ»ó ¹× ó¸®
  • ÀÚ·á ¼öÁý
  • ¿ø°Ý °¨Áö
  • ·¹ÀÌ´õ
  • ºñµð¿À (È­»ó) ó¸®
  • ¹æ¼Û (HDTV)
  • À½¼º ÇÕ¼º ¹× ÀνÄ

½ÃÁß¿¡ ³ª¿Í ÀÖ´Â ¸¹Àº °í¼º´É DSP ÇÁ·Î¼¼¼­µéÀÌ ¸ðµç DSP ¾ÖÇø®ÄÉÀ̼ǿ¡ ÀûÇÕÇÑ °ÍÀº ¾Æ´Ï´Ù. À̵éÀÇ ¹ü¿ë ¾ÆÅ°ÅØó´Â DSP ÇÁ·Î¼¼¼­¿¡ À¯¿¬¼ºÀ» Á¦°øÇÏÁö¸¸, ¸ðµç ½Ã½ºÅÛ¿¡ Àû¿ëµÉ ¼ö ÀÖÀ» ¸¸Å­ ºü¸£°Å³ª ºñ¿ë È¿À²ÀûÀÌÁö ¾ÊÀ» ¼öµµ ÀÖ´Ù. ¿©±â¼­´Â ÀüÅëÀûÀÎ ¹ü¿ë DSP ÇÁ·Î¼¼¼­¿¡ ´ëÇÑ ´ë¾ÈÀ» ¼Ò°³ÇÑ´Ù. FPGA (Field Programmable Gate Array)³ª CPLD (Complex Programmable Logic Device)´Â ±âÁ¸ÀÇ DSP¿Í µ¿ÀÏÇÑ À¯¿¬¼ºÀ» °®°í ÀÖÀ¸¸é¼­ À̸¦ ´É°¡ÇÏ´Â ¼º´É Çâ»óÀ» Á¦°øÇÒ ¼ö ÀÖ´Ù.

 

DSP¶õ?

PLD°¡ ¾î¶»°Ô ´Ù¾çÇÑ DSP ±â´ÉÀ» Á¦°øÇÏ´ÂÁö ¼³¸íÇϱâ Àü¿¡ ¸ÕÀú DSP¿¡ ´ëÇÑ Á¤ÀÇ°¡ ÇÊ¿äÇÏ´Ù. ¡°DSP¡±´Â ½Ç½Ã°£À¸·Î ÇàÇØÁö´Â ¿¬¼ÓÀûÀÎ ¼ö¸®Àû 󸮿¡ ±¤¹üÀ§ÇÏ°Ô Àû¿ëµÇ¸ç ´ÙÀ½°ú °°Àº ±â´ÉÀ» Æ÷ÇÔÇÏ°í ÀÖ´Ù.

  • µðÁöÅÐ ÇÊÅ͸µ
    - FIR (Finite Impulse Response)
    - IIR (Infinite Impulse Response)
    - Viterbi µðÄÚ´õ
  • Convolution
  • Correlation
  • FFT (Fast Fourier Transforms)

´ëºÎºÐÀÇ ÀÌ·± ±â´ÉµéÀº µé¾î¿À´Â µ¥ÀÌÅ͸¦ ´Ù¾çÇÑ ³»ºÎ Çǵå¹é ¸ÞÄ¿´ÏÁòÀ» °¡Áö°í °öÇϰųª ´õÇØ ¿øÇÏ´Â ¼ö¸®Àû ÇÔ¼ö¸¦ ½ÇÇàÇÑ´Ù. ÀÌ ÇÔ¼ö´Â ÀϹÝÀûÀ¸·Î Multiply / Accumulate·Î ºÒ¸°´Ù.

¼º´É Çâ»óÀ» À§ÇØ ´ëºÎºÐÀÇ ¹ü¿ë DSP ÇÁ·Î¼¼¼­´Â ´ÜÀÏ Å¬·° »çÀÌŬ(¶Ç´Â ±× ÀÌÇÏ)¿¡¼­ Multiply / Accumulate ÇÔ¼ö¸¦ ½ÇÇàÇÑ´Ù. ÀÌ ÇÔ¼ö¸¦ ½ÇÇàÇÏ´Â Çϵå¿þ¾î´Â MAC (Multiply / Accumulator)·Î ºÒ¸°´Ù. ´ëºÎºÐÀÇ DSP ÇÁ·Î¼¼¼­µéÀº fixed-point MAC¸¦ °®°í ÀÖÀ¸³ª ÀϺΠDSP ÇÁ·Î¼¼¼­µéÀº °í±â´ÉÀÇ floating-point MAC¸¦ °®°í Àֱ⵵ ÇÏ´Ù.

 

ÀüÅëÀû Á¢±Ù¹ý

ÀüÅëÀûÀ¸·Î DSP ±â´ÉÀº ¹ü¿ë DSP ÇÁ·Î¼¼¼­¿¡, ¶Ç´Â ASIC ±â¼úÀ» ÀÌ¿ëÇØ ±¸ÇöµÇ¾ú´Ù.

ASICÀ̳ª °ÔÀÌÆ® ¾î·¹ÀÌ ±â¼úÀº ÀϹÝÀûÀ¸·Î ¾ÖÇø®ÄÉÀ̼ÇÀÌ ÇöÀçÀÇ DSP ¼º´É ÀÌ»óÀ» ¿ä±¸Çϰųª, ¶Ç´Â ¿¹»óµÇ´Â ½Ã½ºÅÛ º¼·ýÀÌ Ä¿¼­ semi-custom ¼Ö·ç¼ÇÀ» ÇÊ¿ä·Î ÇÏ´Â °æ¿ì ÀÌ¿ëµÈ´Ù.

±×·¯³ª PLDÀº DSP¿Í ASIC ±â¼úÀÇ ÇѰ踦 ±Øº¹ÇÏ°í ÀåÁ¡¸¸À» °áÇÕÇÑ Á¦3ÀÇ ¼Ö·ç¼ÇÀ» Á¦°øÇÑ´Ù.

 

PLDÀÇ ÀáÀç·Â

ÃÖ°íÀÇ DSP¿Í ASIC ±â¼ú °âºñ

(1) Çâ»óµÈ À¯¿¬¼º

¹ü¿ë DSP¿Í ¸¶Âù°¡Áö·Î FPGA¿Í CPLD´Â ÇÁ·Î±×·¡¹Ö°ú º¯°æÀÌ °¡´ÉÇÏ´Ù. µðÀÚÀ̳ʴ ASIC¿¡¼­ ¿ä±¸µÇ´Â Ãß°¡ ºñ¿ë°ú ±ä ¸®µå ŸÀÓ ¾øÀÌ ½Å¼ÓÇÏ°Ô º¯°æÇÒ ¼ö ÀÖ´Ù. DSP¿Í ¸¶Âù°¡Áö·Î FPGA´Â ÃÖ¼ÒÇÑÀÇ º¼·ý Á¶°ÇÀÌ ¾øÁö¸¸ ASICÀº ÀÌ Á¶°ÇÀÌ ÀÖ´Ù.

¼º´ÉÀÌ Áß¿äÇÑ ¿ä¼ÒÀÏ ¶§´Â ´ëºÎºÐÀÇ µðÀÚÀ̳ʵéÀÌ ASIC ±â¼ú¿¡ ÀÇÁ¸ÇÑ´Ù. ASIC ±â¼úÀº Ÿ±ê ¾ÖÇø®ÄÉÀ̼ǿëÀ¸·Î ÃÖÀûÈ­µÈ ¸ÂÃã ¾ÆÅ°ÅØó¸¦ Á¦°øÇÑ´Ù.

¿¹¸¦ µé¾î, µðÁöÅÐ ÇÊÅ͸µÀº ´ë°³ ¼ö¸¹Àº MAC »çÀÌŬ (°¢ ÇÊÅÍ ÅÇÀ» À§Çؼ­´Â ÇϳªÀÇ MAC »çÀÌŬÀÌ ÇÊ¿ä)À» ¿ä±¸ÇÑ´Ù. ±âÁ¸ÀÇ DSP´Â ´ÜÀÏ MAC¸¦ °®°í Àֱ⠶§¹®¿¡ °¢ ÇÊÅÍ ÅÇÀº ¼øÂ÷ÀûÀ¸·Î ½ÇÇàµÇ¾î¾ß ÇÑ´Ù. ÇÊÅÍ ¾Ë°í¸®ÁòÀ» ASICÀ¸·Î ±¸ÇöÇÏ¸é ¼ö¸¹Àº MAC¸¦ °¡Áú ¼ö Àֱ⠶§¹®¿¡ ¸ðµç ÅǵéÀÌ º´·Ä ó¸®µÉ ¼ö ÀÖ´Ù.

ÀÌ¿Í ¸¶Âù°¡Áö·Î FPGA´Â ¾î¶² ±¸Ã¼Àû DSP ±â´É¿¡ Àû¿ë½Ãų ¼ö ÀÖ´Â À¯¿¬ÇÑ ¾ÆÅ°ÅØó¸¦ °¡Áö°í ÀÖ´Ù. ¶ÇÇÑ, FPGA´Â ¾ÖÇø®ÄÉÀ̼ÇÀÌ ¿ä±¸ÇÏ´Â ÀÎÅÍÆäÀ̽º ȸ·Î¿Í ´Ù¼öÀÇ MAC, ¶Ç´Â ¾Ë°í¸®ÁòÀ» ´ÜÀÏ µð¹ÙÀ̽º¿¡ Æ÷ÇÔ½ÃÅ°±â¿¡ ÃæºÐÇÑ ¿ë·®À» °®°í ÀÖ´Ù. DSP ÇÁ·Î¼¼¼­¿Í ºñ±³µÇ´Â ´ÜÀÏ Ä¨ ¼Ö·ç¼ÇÀÎ ¼ÀÀÌ´Ù.

(2) FPGA·Î Çâ»óµÈ DSP ¼º´É

DSP ¾ÆÅ°ÅØó´Â ½Ã½ºÅÛ ¼º´É¿¡ Á÷Á¢ÀûÀÎ ¿µÇâÀ» ¹ÌÄ£´Ù. ´ëºÎºÐÀÇ DSP ±â´ÉÀº Multiply / Accumulate¿¡ ±â¹ÝÀ» µÎ°í Àֱ⠶§¹®¿¡ MACÀÇ ¼º´ÉÀÌ ¸Å¿ì Áß¿äÇÏ´Ù.

°ÅÀÇ ¸ðµç ÇÁ·Î¼¼¼­´Â Multiply / AccumulateÀ» ½ÇÇàÇÒ ¼ö Àֱ⠶§¹®¿¡ DSP ¾Ë°í¸®ÁòÀ» ½ÇÇàÇÒ ¼ö ÀÖ´Ù. ¹ü¿ë DSP¿Í ¸¶ÀÌÅ©·ÎÇÁ·Î¼¼¼­°£ÀÇ À¯ÀÏÇÑ Â÷ÀÌ´Â ±×µéÀÌ ÀÌ ±â´ÉÀ» ¾ó¸¶³ª Àß ½ÇÇàÇϴ°¡ ÇÏ´Â °ÍÀÌ´Ù.


(±×¸²1) 50 MHz fixed-point DSP ÇÁ·Î¼¼¼­¸¦ ±âÁØÀ¸·Î ÇÏ¿© ´Ù¾çÇÏ°Ô ±¸ÇöµÈ 8ºñÆ®, 16ÅÇ FIR ÇÊÅÍÀÇ »ó´ëÀû ¼º´É. FPGA°¡ ÃÖ°í 22¹è ´õ ºü¸£´Ù.


(±×¸²2) °¢±â ´Ù¸¥ DA(Distributed Arithmetic) FIR ÇÊÅÍ ±¸Çö ¼º´É°ú XC4000E FPGA ·ÎÁ÷ ºí·Ï(CLB)¿¡¼­ÀÇ »ó´ëÀû ½Ç¸®ÄÜ È¿À²¼º

¿¹¸¦ µé¾î, ´ëºÎºÐÀÇ DSP ÇÁ·Î¼¼¼­´Â ÇϳªÀÇ »çÀÌŬ¸¸ ÇÊ¿ä·Î ÇÏ´Â ¹Ý¸é, ÆæƼ¾ö™ ÇÁ·Î¼¼¼­´Â ´ÜÀÏ Multiply / Accumulate¿¬»êÀ» ½ÇÇàÇϴµ¥ 11 Ŭ·° »çÀÌŬÀ» ÇÊ¿ä·Î ÇÑ´Ù. 50 MHz fixed-point DSP´Â ºÒ°ú 20 ns¸¸¿¡ Multiply / Accumulate »çÀÌŬÀ» ½ÇÇàÇÏ´Â ¹Ý¸é, 133 MHz ÆæƼ¾ö ÇÁ·Î¼¼¼­´Â µ¿ÀÏÇÑ ±â´ÉÀ» ½ÇÇàÇϴµ¥ 1.3 §Á¸¦ ÇÊ¿ä·Î ÇÑ´Ù. ±× °á°ú, 133 MHz ÆæƼ¾ö ÇÁ·Î¼¼¼­´Â ±×¸²1¿¡¼­ º¸¿©Áö´Â ¹Ù¿Í °°ÀÌ ÇÊÅÍ ±â´É¿ë 50 MHz DSPÀÇ 24%¿¡ ÇØ´çÇÏ´Â DSP ÇÁ·Î¼¼½Ì ´É·Â¹Û¿¡ °®°í ÀÖÁö ¸øÇÏ´Ù.

µðÁöÅÐ ÇÊÅÍÀÇ °¢ ÅÇÀº ÇϳªÀÇ MAC »çÀÌŬÀ» ÇÊ¿ä·Î ÇÑ´Ù. ¿¹¸¦ µé¾î, 16ÅÇ ÇÊÅÍ Çϳª´Â 16 MAC »çÀÌŬÀ» ÇÊ¿ä·Î ÇÑ´Ù. ´ëºÎºÐÀÇ DSP´Â ÇϳªÀÇMAC ¸¸ °®°í Àֱ⠶§¹®¿¡ °¢ ÅÇÀº ¼øÂ÷ÀûÀ¸·Î 󸮵Ǹç, µû¶ó¼­ ÀüüÀûÀÎ ½Ã½ºÅÛ ¼º´ÉÀÌ ¶³¾îÁø´Ù.

Á»´õ °­·ÂÇÑ (µû¶ó¼­ Á»´õ °í°¡ÀÎ) DSP °¡¿îµ¥ ÀϺδ ´Ù¼öÀÇ MACÀ» °¡Áö°í ÀÖ´Ù. ÀÌ·± DSP´Â ÇϳªÀÇ Å¬·° »çÀÌŬ¿¡¼­ ´Ù¼öÀÇ MAC¸¦ ½ÇÇàÇÑ´Ù. °øÀ¯ °í¼Ó ¸Þ¸ð¸®¸¦ °¡Áø ´Ù¼öÀÇ ´ÜÀÏ-MAC DSP¸¦ ÀÌ¿ëÇصµ µ¿ÀÏÇÑ °á°ú¸¦ ¾òÀ» ¼ö ÀÖ´Ù. ¸ðµç °æ¿ì, ºÎ°¡ÀûÀÎ ¼º´ÉÀÇ Çâ»óÀ» À§Çؼ­´Â ´õ ³ôÀº ºÎÇ° ºñ¿ë ¹× ´õ ³ÐÀº º¸µå °ø°£ÀÌ ¿ä±¸µÈ´Ù.

FPGA´Â ƯÁ¤ ¾ÖÇø®ÄÉÀ̼ǿ¡¼­ ÈξÀ °­·ÂÇÑ ¾ÆÅ°ÅØó¸¦ Á¦°øÇÑ´Ù. FPGAÀÇ ·ÎÁ÷Àº À¯¿¬ÇÏ°í Á¤ÇØÁø Çü½ÄÀÌ ¾ø±â ¶§¹®¿¡ DSP ±â´ÉÀº FPGA»ó¿¡¼­ Á¦°øµÇ´Â ÀÚ¿ø¿¡ Á÷Á¢ ¸ÅÇ뵃 ¼ö ÀÖ´Ù.

FPGA ±¸ÇöÀº ´ëºÎºÐÀÇ DSP º¸´Ù ´õ ºü¸¦ »Ó ¾Æ´Ï¶ó ½Ã½ºÅÛ ÁýÀûµµ¿Í ¼º´É°£ÀÇ °ü°è¿¡ µû¸¥ ¿É¼Çµµ Á¦°øÇÑ´Ù. ±×¸²1Àº 50 MHz fixed-point DSP ÇÁ·Î¼¼¼­ÀÇ ¼º´ÉÀ» ±âÁØÀ¸·Î ´Ù¾çÇÏ°Ô ±¸ÇöµÈ8ºñÆ®, 16ÅÇ FIR ÇÊÅÍÀÇ »ó´ëÀû ¼º´ÉÀ» º¸¿©ÁØ´Ù.

ÀÌ ±×¸²¿¡¼­ º¼ ¼ö ÀÖµíÀÌ °¡Àå È¿À²ÀûÀÎ FPGA ±¸ÇöÀº XCS30-3 FPGAÀÇ 68%, Áï, ¾à 1,500 °ÔÀÌÆ®¸¦ ÀÌ¿ëÇÏ°í ÀÖ´Ù[1]. ÀÌ ±¸ÇöÀº ´ÜÀÏ 50 MHz DSP º¸´Ù 2.6¹è ¿ì¼öÇÑ ¼º´ÉÀ» º¸ÀÌ°í ÀÖ´Ù. ÀÌ·¯ÇÑ È¿À²¼ºÀÇ ¿­¼è´Â SDA (Sequential Distributed Arithmetic) ¾Ë°í¸®ÁòÀÌ´Ù[2, 3]. ÀÌ ¾Ë°í¸®ÁòÀº XCS30 ¾ÆÅ°ÅØóÀÇ Æ¯Â¡À» ÀÌ¿ëÇÑ´Ù. Multiply ÇÔ¼ö´Â FPGAÀÇ Æã¼Ç Á¦³Ê·¹ÀÌÅÍ¿¡ ¸ÅÇεǸç, adder¿Í accumulator´Â XCS30 °í¼Ó ij¸® ·ÎÁ÷À» ÀÌ¿ëÇÏ°í, ½Ã¸®¾ó ½ÃÇÁÆ® ·¹Áö½ºÅÍ´Â È¿À²ÀûÀÎ ¿Â Ĩ ·¥¿¡ ±¸ÃàµÈ´Ù[4].

°¡Àå ¿ì¼öÇÑ ¼º´ÉÀÇ FPGA ±¸ÇöÀº XCS30-4 FPGAÀÇ ¾à 75%, Áï ¾à 9,750 °ÔÀÌÆ®¸¦ ÀÌ¿ëÇÑ´Ù. ÀÌ °í¼º´É ±¸ÇöÀº °ø°£ È¿À² ¹öÀü º¸´Ù ¾à 7¹è ´õ Å©Áö¸¸ ÀÌ ¾ÖÇø®ÄÉÀ̼ǿ¡¼­´Â 50 MHz DSP º¸´Ù 22¹è ´õ ºü¸£´Ù. ÀÌ ±¸ÇöÀº PDA (Parallel Distributed Arithmetic) ¾Ë°í¸®ÁòÀ» ÀÌ¿ëÇÏ°í ÀÖ´Ù[2, 3]. ¾ÖÇø®ÄÉÀ̼ÇÀÌ ÆÄÀÌÇÁ¶óÀ̴׿¡ ÀÇÇØ ÃÊ·¡µÈ ¿¢½ºÆ®¶ó µ¥ÀÌÅÍ ·¹ÀÌÅϽø¦ Çã¿ëÇÒ ¼ö ÀÖ´Ù¸é ´õ ¿ì¼öÇÑ ¼º´Éµµ °¡´ÉÇÏ´Ù. µ¿ÀÏ Ä¨¿¡¼­ ÇÊÅÍ°¡ ´Ù¸¥ ·ÎÁ÷°ú ÅëÇյǾîI/O µô·¹À̸¦ ÇÇÇØ°¡°Ô µÇ¸é ¼º´ÉÀº ´õ¿í Çâ»óµÉ °ÍÀÌ´Ù.

´Ù¾çÇÑ ´ë¾È FPGA ±¸Çöµµ °¡´ÉÇÏ´Ù. ´Ù¾çÇÑ ¾Ë°í¸®ÁòÀ» À§ÇÑ ÁýÀûµµ¿Í ¼º´É°£ÀÇ °ü°è´Â ±×¸²2¿¡ ³ªÅ¸³ª ÀÖ´Ù. °¢ ±¸ÇöÀº Ÿ±ê ¾ÖÇø®ÄÉÀ̼ÇÀÇ ¼Óµµ, ÁýÀûµµ, ºñ¿ë ¿ä°Ç¿¡ ¸ÂÃçÁ® ÀÖ´Ù. Á÷·Ä ¼øÂ÷ (serial sequential) ¾Ë°í¸®ÁòÀÌ °¡Àå È¿À²ÀûÀÌÁö¸¸ °¡Àå ´À¸®´Ù. PDA´Â °¡Àå ºü¸£Áö¸¸ ¶Ç °¡Àå ¸¹Àº ·ÎÁ÷À» ÀÌ¿ëÇÑ´Ù. SDA´Â ½Ã½ºÅÛ Á¶°Ç¿¡ µû¶ó ´Ù¸£Áö¸¸ ¼Óµµ¿Í ÁýÀûµµ°¡ Àß Á¶È­¸¦ ÀÌ·ç°í ÀÖ´Ù.


(±×¸²3) DSP ÇÁ·Î¼¼¼­ ¼Óµµ¸¦ ¶³¾î¶ß¸®´Â º´·Ä ¿¬»ê°ú Çǵå¹é °æ·Î¸¦ º¸¿©ÁÖ´Â 16ÅÇ FIR ÇÊÅÍÀÇ µ¥ÀÌÅÍ ÇÃ·Î¿ì ´ÙÀ̾î±×·¥. FPGA´Â Ŭ·° »çÀÌŬ´ç ´Ù¼öÀÇ ¿¬»êÀ» ½ÇÇà, ´õ ¿ì¼öÇÑ ¼º´ÉÀ» Á¦°øÇÑ´Ù.

(3) PLDÀ» ÀÌ¿ëÇÑ DSP ºñ¿ë Àý°¨

DSP ÇÁ·Î¼¼¼­¸¦ ´ëüÇÏ´Â FPGA

ÀϺΠ¾ÖÇø®ÄÉÀ̼ǿ¡¼­´Â ´ÜÀÏ FPGA ¶Ç´Â CPLD°¡ Àü¿ë DSP¸¦ ¿ÏÀüÈ÷ ´ëüÇÏ°í ÀÖ´Ù. ÀÌ·± ¾ÖÇø®ÄÉÀ̼ÇÀº ´ë°³ µ¥ÀÌÅÍ »ùÇà ¼Óµµ°¡ 100 kHzºÎÅÍ70 MHz±îÁöÀÎ ÀÓº£µðµå ÇÁ·Î¼¼½Ì ¶Ç´Â ÇÊÅ͸µ ±â´ÉÀÌ´Ù.

ÀÓº£µðµå ÇÊÅ͸µ ¾ÖÇø®ÄÉÀ̼ǿ¡¼­´Â DSP ±â´ÉÀÌ º¯ÇÏÁö ¾ÊÀ¸¸ç, µû¶ó¼­ ¹ü¿ë DSP°¡ °¡Áø ºÎ°¡Àû À¯¿¬¼ºÀº º°´Ù¸¥ ÇýÅõµ ¾øÀÌ ºñ¿ë ºÎ´ã¸¸ ´Ã¸®°Ô µÈ´Ù.

1 kHz-100 kHz ¹üÀ§¿¡¼­´Â DSP ±â´É (±×¸®°í ¸ðµç ´Ù¸¥ ½Ã½ºÅÛ ·ÎÁ÷)ÀÌ Àú°¡ÀÇ ´ÜÀÏFPGA¿¡ ¸ðµÎ µé¾î°£´Ù. ÀÌ Á¢±Ù¹ýÀº ±×¸²2¿¡¼­Ã³·³ ½Ç¸®ÄÜ È¿À²¼º (silicon-efficient)ÀÌ ³ôÁö¸¸ ¼º´ÉÀÌ ¶³¾îÁö´Â Á÷·Ä ¼øÂ÷ ¾Ë°í¸®ÁòÀ» ÀÌ¿ëÇÑ´Ù.

(4) FPGA¿¡ ÀÇÇÑ ¹ü¿ë DSP ¼º´É Çâ»ó

FPGA¿Í CPLD´Â ¹ü¿ë DSP ÇÁ·Î¼¼¼­¸¦ ¿ÏÀüÈ÷ ´ëüÇÏÁö´Â ¾ÊÀ» °ÍÀÌ´Ù. Çö¼¼´ëÀÇ PLDÀº Àüü ½ÃÀå Áß¿¡¼­ fixed-point DSP°¡ Â÷ÁöÇÏ°í ÀÖ´Â ¿µ¿ªÀ» ´ë»óÀ¸·Î ÇÏ°í ÀÖ´Ù. floating-point ¼º´É ºÐ¾ß¿¡¼­´Â ¿©ÀüÈ÷ ¹ü¿ë DSP°¡ ÁÖµµÇÏ°í ÀÖ´Ù. ¶ÇÇÑ ¹ü¿ë DSP ÇÁ·Î¼¼¼­µéÀº Ä£¼÷ÇÑ ¼ÒÇÁÆ®¿þ¾î ¹æ½ÄÀ» ÀÌ¿ëÇÏ°í ÀÖ´Ù. µðÀÚÀ̳ʴ ¡®C¡¯ °°Àº ÇÁ·Î±×·¡¹Ö ¾ð¾î¸¦ ÀÌ¿ëÇØ DSP ¾Ë°í¸®ÁòÀ» ±¸ÇöÇÏ°í ƯÁ¤ DSP ÇÁ·Î¼¼¼­¿ë Äڵ带 ÄÄÆÄÀÏÇÑ´Ù.

¸¹Àº ¾ÖÇø®ÄÉÀ̼ǿ¡¼­, ÃÊ°í°¡ÀÇ °í¼Ó DSP ÇÁ·Î¼¼¼­°¡ ÄÚµå ÀϺκÐÀÇ ÇÇÅ© ¼º´ÉÀ» ó¸®Çϴµ¥ »ç¿ëµÇ°í ÀÖ´Ù. ÀüÇüÀûÀÎ DSP ¾Ë°í¸®ÁòÀº ±×¸²3ÀÇ 16ÅÇ FIR ÇÊÅ͸¦ À§ÇÑ µ¥ÀÌÅÍ ÇÃ·Î¿ì ´ÙÀ̾î±×·¥¿¡¼­ º¼ ¼ö ÀÖµíÀÌ ¸¹Àº ¹Ýº¹ Çǵå¹é ·çÇÁ¿Í º´·Ä ±¸Á¶¸¦ Æ÷ÇÔÇÏ°í ÀÖ´Ù. ±×·± ¾Ë°í¸®ÁòÀ» À§ÇÑ ¼ÒÇÁÆ®¿þ¾î ÄÚµå´Â ¹ü¿ë DSP ¾ÆÅ°ÅØó¿¡¼­ È¿À²ÀûÀ¸·Î ±¸ÇöµÇÁö ¾Ê´Â´Ù. ÀϹÝÀûÀ¸·Î DSP ÄÚµåÀÇ ¾à 20-40%°¡ DSPÀÇ ÇÁ·Î¼¼½Ì ÆÄ¿öÀÇ 60-80%¸¦ ÀÌ¿ëÇÏ°í ÀÖ´Ù.

DSP ¼º´ÉÀ» Çâ»ó½ÃÅ°±â À§ÇØ ¸¹ÀÌ »ç¿ëµÇ´Â ¹æ¹ý Áß ÇÑ°¡Áö´Â ´Ù¼öÀÇ DSP¸¦ º´·Ä·Î ÀÌ¿ëÇÏ°í °í¼Ó ¸Þ¸ð¸®¸¦ ÀÌ¿ëÇÏ´Â °ÍÀÌ´Ù. ¿¹¸¦ µé¾î, ±×¸²1¿¡¼­¿Í °°ÀÌ 4-DSP ¼Ö·ç¼ÇÀº ÀÌ·ÐÀûÀ¸·Î ´ÜÀÏ DSP ¼Ö·ç¼Ç º¸´Ù 4¹èÀÇ ¼º´ÉÀ» Á¦°øÇÑ´Ù. ±×·¯³ª ºñ¿ëÀº 4¹è ÀÌ»ó ºñ½Î´Ù. ÀÌ·± ¸ÖƼĨ DSP µðÀÚÀÎÀº ÀϹÝÀûÀ¸·Î ´õ ³ÐÀº º¸µå °ø°£°ú °í¼º´É ¸Þ¸ð¸®¸¦ ¿ä±¸Çϸç, µû¶ó¼­ ºñ¿ëµµ Ãß°¡µÈ´Ù.

ÀÌ ¹æ¹ý ´ë½Å ÀÌ·± ¾ÖÇø®ÄÉÀ̼ÇÀ» À§ÇÑ ÃÖ°íÀÇ ¼Ö·ç¼ÇÀÌ µÉ ¼ö ÀÖ´Â °ÍÀº ¾Æ¸¶ FPGA ÄÚÇÁ·Î¼¼¼­¸¦ °®Ãá ¸¶ÀÌÅ©·ÎÄÁÆ®·Ñ·¯, ¸¶ÀÌÅ©·ÎÇÁ·Î¼¼¼­, ¶Ç´Â DSP ÇÁ·Î¼¼¼­ÀÏ °ÍÀÌ´Ù. ¹ü¿ë DSP ÇÁ·Î¼¼¼­´Â ½Ã½ºÅÛ Á¦¾î ¹× µ¥ÀÌÅÍ À̵¿ ±â´ÉÀ» ó¸®ÇÑ´Ù. FPGA´Â ÇÇÅ© ÇÁ·Î¼¼½Ì ±â´ÉÀ» ó¸®ÇØÁÖ´Â ¸ÂÃã(custom-tailored) DSP ÄÚÇÁ·Î¼¼¼­¸¦ Á¦°øÇÑ´Ù. ´õ ÀÚ¼¼ÇÑ ³»¿ëÀº »ç·Ê ¿¬±¸: Viterbi µðÄÚ´õ¸¦ Âü°íÇϱ⠹ٶõ´Ù.

DSP ¾Ë°í¸®ÁòÀ» ºÐ¼®Çϸé DSP ÇÁ·Î¼¼½Ì ÆÄ¿ö¸¦ ¼Ò¸ðÇÏ´Â ¸ðµç º´·Ä ±¸Á¶¿Í ¹Ýº¹ ·çÇÁ°¡ µå·¯³­´Ù. FPGA¿¡ ÀÌ·± ±â´ÉÀ» Æ÷ÇÔ½ÃÅ°¸é Àüü ¼º´ÉÀÌ Çâ»óµÈ´Ù.

FPGA ±â¹ÝÀÇ DSP °¡¼Ó±â °³³äÀº ¸¶ÀÌÅ©·ÎÇÁ·Î¼¼¼­¿Í ÇÔ²² ÀÛµ¿ÇÏ´Â floating-point ÄÚÇÁ·Î¼¼¼­¿Í ºñ½ÁÇÏ´Ù.


(±×¸²4) °í¼Ó ÇÁ·Î¼¼¼­¿¡ ¿¬°áµÈ XC6200 FPGA ÀÀ¿ë

(5) ASICÀ» ´ëüÇÏ´Â FPGA

FPGA´Â DSP ½Ã½ºÅÛ¿¡¼­ ASICÀ» ´ëüÇÒ ¼öµµ ÀÖ´Ù. µðÀÚÀ̳ʰ¡ °ú°Å¿¡ ASICÀ» ¼±ÅÃÇÑ ÀÌÀ¯´Â 2°¡Áö¿´´Ù. ¹ü¿ë DSPÀÇ ´É·ÂÀ» ´É°¡ÇÏ´Â DSP ÇÁ·Î¼¼½Ì ÆÄ¿ö°¡ ÇÊ¿äÇϰųª semi-custom ¼Ö·ç¼ÇÀ» ÇÊ¿ä·Î ÇÒ ¸¸Å­ ´ë·® »ý»êÀÌ °¡´ÉÇÑ ½Ã½ºÅÛÀÎ °æ¿ì¿´´Ù.

ASIC°ú ¸¶Âù°¡Áö·Î FPGA¿Í CPLD´Â ¹ü¿ë DSP º¸´Ù ´õ ¿ì¼öÇÑ ¼º´ÉÀ» Á¦°øÇÒ ¼ö ÀÖ´Ù. °íÁýÀû FPGA°¡ Á¦°øµÇ±â Àü¿¡´Â DSP ¼º´ÉÀ» ÇÊ¿ä·Î Ç쵂 ´ë·® ½Ã½ºÅÛ Ãâ½Ã°¡ ¾î·Á¿ü´ø ¾÷üµéÀº ASIC ±â¼úÀ» »ç¿ëÇÒ ¼ö¹Û¿¡ ¾ø¾ú´Ù. ÃÖ¼Ò ¹°·® Á¶°Ç°ú ¿À·£ ¸®µå ŸÀÓ, NRE (non-recurring engineering changes), ±×¸®°í ASICÀÇ À§Çè ¿ä¼ÒµéÀº ¼Ò·® »ý»ê ÇÁ·ÎÁ§Æ®¿¡ ¸ÂÁö ¾Ê¾Ò´Ù. FPGA´Â ASICÀÇ ¼º´É°ú ¾ÆÅ°ÅØó»óÀÇ À¯¿¬¼ºÀ» Á¦°øÇϵÇ, »ç¿ëÀÚ°¡ ÇÁ·Î±×·¡¹Ö ÇÒ ¼ö ÀÖÀ¸¹Ç·Î °³¹ßºñ°¡ Àú·ÅÇÏ´Ù.

ÀϹÝÀûÀÎ »ý°¢°ú´Â ´Þ¸® FPGA´Â ´ë·® »ý»ê µðÀÚÀÎÀ» À§ÇÑ ¼Ö·ç¼Çµµ Á¦°øÇÑ´Ù. ÀÚÀϸµ½ºÀÇ Spartan/XL seriesµð¹ÙÀ̽º´Â DSP ¼Ö·ç¼Ç¿¡ ÀûÇÕÇÑ ¾ÆÅ°ÅØó ¸¦ °¡Áö°í ÀÖÀ¸¸ç ´ë·® »ý»ê¿¡ Àû¿ëµÉ ¼ö ÀÖµµ·Ï Àú·ÅÇÑ °¡°ÝÀ¸·Î °ø±ÞµÇ°í ÀÖ´Ù. °Ô´Ù°¡, ´ë·® »ý»ê »ç¿ëÀÚ¸¦ À§ÇØ Ãß°¡ ¿É¼ÇÀ» Á¦°øÇÏ°í ÀÖ´Ù. ÀÚÀϸµ½º Çϵå¿ÍÀ̾î(HardWire™) °ÔÀÌÆ® ¾î·¹ÀÌ´Â »óÀÀÇÏ´Â ÀÚÀϸµ½º FPGA¿Í 100% ÇÉ ¹× ±â´É ȣȯÀÌ °¡´ÉÇϸç, ºÎÇ°ºñ¸¦ 50-80%±îÁö ÁÙ¿©ÁØ´Ù.

 

»ç·Ê ¿¬±¸: Viterbi µðÄÚ´õ

ÇÑ ¾÷ü°¡ DSP ±â¹ÝÀÇ Åë½Å ½Ã½ºÅÛÀ» °³¹ßÇß´Ù. ÇÙ½É DSP ¾Ë°í¸®Áò °¡¿îµ¥ Çϳª°¡ ¼ÒÀ½ ¹æÁö ȸ·ÎÀÇ ÀÏȯÀ¸·Î »ç¿ëµÈ Viterbi µðÄÚ´õ¿´´Ù[6]. ÀÌ µðÀÚÀÎÀº »ó¿ëÈ­µÈ 66 MHz ¹ü¿ë DSP ÇÁ·Î¼¼¼­ 2°³¸¦ »ç¿ëÇß´Ù. ¾Ë°í¸®Áò°ú ½Ã½ºÅÛÀÇ ¼º´É ¸ñÇ¥¸¦ ¸¸Á·½ÃÅ°±â À§ÇØ °í¼Ó S·¥ ¸Þ¸ð¸®µµ ÇÊ¿äÇß´Ù.

Viterbi µðÄÚ´õ´Â ¾î¶°ÇÑ multiply ¿¬»êµµ ÇÊ¿ä·Î ÇÏÁö ¾ÊÁö¸¸ ¼öÇÐÀû ó¸® ¶§¹®¿¡ DSP ¾Ë°í¸®ÁòÀ¸·Î °£ÁÖµÉ ¼ö ÀÖ´Ù. ±×¸²5¿¡ Àß ³ªÅ¸³ª ÀÖµíÀÌ ÀÌ ¾Ë°í¸®ÁòÀº 17°³ÀÇ °è»ê Ŭ·° »çÀÌŬ, ±×¸®°í DSPÀÇ ¿ÜºÎ S·¥ ¸Þ¸ð¸® ´ë±â »óŸ¦ À§ÇÑ 7°³ÀÇ Ãß°¡ Ŭ·° »çÀÌŬÀÌ ÇÊ¿äÇß´Ù. 24ºñÆ® µ¥ÀÌÅÍ ¿öµå 7°³(2ÀÇ º¸¼ö)´Â °øÅëÀÇ 33 MHz I/O ¹ö½º»ó¿¡¼­ ÇÔ²² ¸ÖƼÇ÷º½ºµÇ¾ú´Ù. ±× °á°ú, Viterbi µðÄÚ´õ ¾Ë°í¸®ÁòÀº 360 ns ó¸® ½Ã°£ (»çÀÌŬ´ç 15 ns·Î 24 »çÀÌŬ)À» ÇÊ¿ä·Î Çß°í, º¹ÇÕ DSP ÃÑ Ã³¸® ½Ã°£ÀÇ ¾à 80%¸¦ ¼Ò¸ðÇß´Ù.

ÀÌ DSP ±â¹Ý µðÀÚÀο¡´Â 2°¡Áö Á¦ÇÑ ¿ä¼Ò°¡ ÀÖ´Ù. ù°, ¿ÜºÎ S·¥ ŸÀ̹ÖÀÌ ¿©ºÐÀÇ 15 ns ´ë±â »óŸ¦ ÇÊ¿ä·Î Çϱ⠶§¹®¿¡, µ¥ÀÌÅÍ ¹ö½º´Â °¢ Æ®·£Àè¼Ç ´ç30ns·Î Á¦ÇѵǾú´Ù. µÑ°, °¢°¢ÀÇ Add / Subtract¿Í Multiplex ´Ü°è°¡ DSP¿¡¼­ ¼øÂ÷ÀûÀ¸·Î ½ÇÇàµÇ¾î¾ß ÇÑ´Ù. Add / Subtract ´Ü°è´Â °¢°¢ ¿©·¯ Â÷·ÊÀÇ ¸í·ÉÀ¸·Î 4Â÷·ÊÀÇ º°µµ ¿¬»êÀ» ÇÊ¿ä·Î Çß´Ù.

ÀÌ ¾Ë°í¸®ÁòÀº FPGA¿ëÀ¸·Î Àß ¸Â´Â´Ù. º´·Ä µ¥ÀÌÅÍ °æ·Î¸¦ ó¸®ÇÏ´Â FPGAÀÇ ´É·ÂÀº 1´Ü°è¿¡¼­ ADD / SUB ºí·Ï 4°³ÀÇ º´·Ä ±¸Á¶¸¦, ¶Ç 2´Ü°è¿¡¼­ SUB ºí·Ï 2°³ÀÇ º´·Ä ±¸Á¶¸¦ ó¸®ÇÑ´Ù. 2°³ÀÇ MUX ºí·ÏÀº ¾Æ¹«·± Ãß°¡ Ŭ·° »çÀÌŬ ¾øÀÌ ÇÊ¿äÇÒ ¶§±îÁö ÀÎDz µ¥ÀÌÅ͸¦ ·¹Áö½ºÅÍÇϰųª Áö¿¬ÇÏ´Â ´É·ÂÀ» °¡Áö°í ÀÖ´Ù.


(±×¸²5) Viterbi µðÄÚ´õ ºí·Ï ´ÙÀ̾î±×·¥. FPGA´Â ´Ù¼öÀÇ Add / Subtract±â´ÉÀ» º´·Ä·Î ±¸Çö, ´õ ¿ì¼öÇÑ ¼º´ÉÀ» Á¦°øÇÑ´Ù.

µðÀÚÀÎ º¯È¯Àº ±×¸²6¿¡¼­Ã³·³ ´õ ºü¸¥ ¼º´ÉÀ» °¡Á®´Ù ÁØ´Ù. FPGA ±â¹ÝÀÇ Viterbi µðÄÚ´õ »çÀÌŬ ±â°£Àº 135ns·Î¼­ µà¾ó DSP µðÀÚÀÎÀÇ 360 ns º¸´Ù 62% »¡¶óÁ³´Ù. I/O µ¥ÀÌÅÍ ¹ö½º´Â DSP ÇÁ·Î¼¼¼­°¡ Áö¿øÇÏ´Â ¿ÏÀüÇÑ 66 MHz´ë¿ªÆøÀ» Áö¿øÇÑ´Ù. ¿ø·¡ ½º·çDzÀÇ 2¹è ¼öÁØÀÌ´Ù. Ç¥1¿¡¼­ º¼ ¼ö ÀÖµíÀÌ FPGA ±â¹Ý ±¸ÇöÀº ÇÁ·Î±×·¡¸Óºí DSP ÇÑ °³¿Í S·¥ Ĩ 3°³¸¦ ´ëüÇØ ¼º´É¸é¿¡¼­´Â ´õ ¿ì¼öÇØÁö°í ½Ã½ºÅÛ º¹À⼺Àº »ó´çÈ÷ ÁÙ¾îµé¾ú´Ù. Viterbi µðÄÚ´õ´Â XCS30-3 FPGAÀÇ 44%¸¦ »ç¿ëÇß´Ù. ³ª¸ÓÁö °ø°£Àº ´Ù¸¥ ½Ã½ºÅÛ ·ÎÁ÷À¸·Î ä¿öÁ³´Ù.


(±×¸²6) µÎ°¡Áö Viterbi µðÄÚ´õ ±¸ÇöÀÇ ¼º´É. DSP + FPGA ¼Ö·ç¼ÇÀÌ ´õ ºü¸£´Ù.

(Ç¥1) FPGA·Î ÁÙ¾îµç ºÎÇ° ¼ö

DSP ¸¸ »ç¿ëÇßÀ» ¶§

DSP + FPGA

µð¹ÙÀ̽º 8°³

µð¹ÙÀ̽º 4°³

66 MHz DSP 2°³
15 ns S·¥ 6°³
½Ã½ºÅÛ ·ÎÁ÷

66 MHz DSP 1°³
XCS30-3 FPGA(44%)
15 ns S·¥ 3°³

ÀÌ µðÀÚÀÎÀº ¶ÇÇÑ ¿ø·¡ÀÇ 33 MHz I/O ¹ö½º ¼º´ÉÀ¸·Î ±¸ÇöµÉ ¼ö ÀÖ´Ù. ÀÌ·¯ÇÑ ±¸ÇöÀº ÀÌ µðÀÚÀÎÀÇ ´ëĪ¼º(symmetrical nature)À» ÀÌ¿ë, ÇÊ¿äÇÑ CLB¸¦ ÃÖ¼ÒÈ­ ÇØÁØ´Ù. Old_1°ú Old_2 °ªÀÌ 2´Ü°è SUB ºí·Ï¿¡¼­ »ç¼ÒÇÑ Â÷À̸¸ ÀÖÀ» »Ó µ¿ÀÏÇÑ °æ·Î¸¦ µû¸¥´Ù´Â Á¡À» ´«¿©°Ü º¸±æ ¹Ù¶õ´Ù. ÀÌ·¯ÇÑ ±¸Çö¿¡¼­´Â I/O µ¥ÀÌÅÍ ¹ö½º»óÀÇ µ¥ÀÌÅÍ°¡ ƯÁ¤ ¼ø¼­¿¡ µû¶ó ¾²°í ÀÐÇôÁ®¾ß ÇÑ´Ù.

 

Á¤¸®: DSP¸¦ À§ÇØ FPGA ÀÌ¿ëÇϱâ

¾Õ¼­ ¼Ò°³ÇÑ »ç·Ê ¿¬±¸´Â FPGA°¡ DSP ¼º´ÉÀ» ¾î¶»°Ô Çâ»ó½ÃÅ°°í, ¾î¶»°Ô Àüü ½Ã½ºÅÛ ºñ¿ëÀ» ÁÙ¿©ÁÖ´ÂÁö º¸¿©ÁÖ´Â ÇÑ °¡Áö »ç·ÊÀÏ »ÓÀÌ´Ù.

(1) ÀûÀýÇÑ ±â´É ã±â

DSP ¾ÖÇø®ÄÉÀ̼ÇÀÇ ¼º´ÉÀ» Çâ»ó½ÃÅ°±â À§ÇØ FPGA¸¦ ÀÌ¿ëÇÏ·Á¸é

  • ¾Ë°í¸®Áò¿¡¼­ º´·Ä µ¥ÀÌÅÍ °æ·Î¸¦ ½Äº°Çس½´Ù. DSP´Â À̵éÀ» ¼øÂ÷ÀûÀ¸·Î ½ÇÇàÇØ¾ß ÇÏÁö¸¸ FPGA´Â ÀÌ·± ±â´ÉÀ» º´·Ä ±¸ÇöÇÒ ¼ö ÀÖ´Ù.
  • ¹ü¿ë DSP¿¡¼­ ½ÇÇàµÉ ¶§ ´Ù¼öÀÇ Å¬·° »çÀÌŬÀ» ¿äÇÏ´Â ¿¬»êÀ» ã¾Æ³½´Ù. À̶§µµ FPGAÀÇ º´·Ä ±¸ÇöÀ» ÀÌ¿ëÇÒ ¼ö ÀÖ´Ù.

(2) FPGA°¡ °¡Àå ÀûÇÕÇÑ DSP ±â´É

À̹ۿ¡ ´ÙÀ½°ú °°Àº ¿ä¼Ò¸¦ Æ÷ÇÔÇÏ°í ÀÖ´Â DSP ¾ÖÇø®ÄÉÀ̼ǵéÀÌ FPGA ±â¼úÀÇ ÇýÅÃÀ» ¾òÀ» ¼ö ÀÖ´Ù.

  • °í¼Ó »ùÇà ¼Óµµ ? FPGA ±â¹ÝÀÇ DSP ½Ã½ºÅÛÀº ÇÑ °³ ÀÌ»óÀÇ ¹ü¿ë DSP ÇÁ·Î¼¼¼­º¸´Ù ´õ ¿ì¼öÇÑ ¼º´ÉÀ» Á¦°øÇÑ´Ù(±×¸²7).
  • Àú¼Ó »ùÇà ¼Óµµ ? 1 kHz-100 kHzÀÇ µ¥ÀÌÅÍ ¼Óµµ¿¡¼­, DSP ±â´ÉÀº ¾ÆÁÖ È¿À²ÀûÀÎ Á÷·Ä ¼øÂ÷ ¾Ë°í¸®ÁòÀ» ÀÌ¿ëÇØ Àú°¡ FPGA¿¡¼­ ´Ù¸¥ ½Ã½ºÅÛ ·ÎÁ÷°ú ½±°Ô ÅëÇÕµÉ ¼ö ÀÖ´Ù.
  • ªÀº ¿öµå ±æÀÌ ? FGPA ±â¹ÝÀÇ DSP µðÀÚÀÎÀº °ø°£ È¿À²ÀûÀÎ SDA ¾Ë°í¸®ÁòÀ» ÀÌ¿ëÇÒ °æ¿ì ¿öµå ÆøÀÌ ÁÙ¾îµé±â ¶§¹®¿¡ ´õ »¡¸® ½ÇÇàµÈ´Ù.
  • ¸¹Àº ÇÊÅÍ Åǵé ? ÇÊÅÍ ÅÇÀÇ ¼ö´Â °ø°£ È¿À²ÀûÀÎ SDA ¾Ë°í¸®ÁòÀ» ÀÌ¿ëÇÒ °æ¿ì FPGA ±â¹ÝÀÇ DSP µðÀÚÀο¡ °ÅÀÇ ¿µÇâÀ» ¹ÌÄ¡Áö ¾Ê´Â´Ù.
  • ´ÜÀÏ Ä¨ ¼Ö·ç¼Ç ¿ä±¸ ? DSP ±â´É°ú ¸ðµç ½Ã½ºÅÛ ·ÎÁ÷À» ´ÜÀÏ FPGA¿¡ ÅëÇÕÇÑ´Ù.
  • °í¼Ó »ó°ü °ü°è ? ÀÚÀϸµ½º FPGAÀÇ ·è¾÷ Å×ÀÌºí ¾ÆÅ°ÅØó´Â »ó°ü °ü°è ¼ö¸³À» À§ÇÑ ºü¸£°í È¿À²ÀûÀÎ ¹æ¹ýÀ» Á¦°øÇÑ´Ù.
  • Àú°¡ ¸¶À̱׷¹ÀÌ¼Ç °æ·Î ? ÀÚÀϸµ½º Çϵå¿ÍÀÌ¾î °ÔÀÌÆ® ¾î·¹ÀÌ´Â ´ë·®, Àú°¡ »ý»ê ¼Ö·ç¼ÇÀ¸·Î ¿Å°Ü°¡±â À§ÇÑ À§Ç輺 Àû°í, 100% ÇÉ ¹× ±â´É ȣȯÀÌ °¡´ÉÇÑ ¸¶À̱׷¹ÀÌ¼Ç °æ·Î¸¦ Á¦°øÇÑ´Ù. ¾î¶°ÇÑ ½Ã¹Ä·¹À̼ÇÀ̳ª Å×½ºÆ® º¤ÅÍ, ¸®¿£Áö´Ï¾î¸µµµ ÇÊ¿äÇÏÁö ¾Ê´Ù.


(±×¸²7) FPGA ±â¹ÝÀÇ DSP vs. ÇÑ °³ ÀÌ»óÀÇ DSP ÇÁ·Î¼¼¼­ÀÇ ¼º´ÉÀ» º¸¿©ÁÖ´Â ±×·¡ÇÁ. È帰 »öÀ¸·Î Ç¥½ÃµÈ ºÎºÐÀº ¾î´À ºÎºÐ¿¡¼­ FPGA°¡ ´õ ¿ì¼öÇÑ ¼Ö·ç¼ÇÀÎÁö¸¦ ³ªÅ¸³»ÁØ´Ù.

(1999.6.28)

  Send to a colleague | Print this document